Grupo/UCT: SITIC
Director: CAYSSIALS, Ricardo LuisCo-Director: REGGIANI, Guillermo Héctor
Fecha de Inicio: 01/01/2014 Fecha de Finalización: 31/12/2016
Integrantes del Proyecto
INVESTIGADORES TESISTAS: Lauippa, Adrián Hector; Amado, Martin Hugo; Mosquera, José Carlos
El objetivo del proyecto es el desarrollo de técnicas de diseño concurrente de HW/SW de arquitecturas de sistemas embebidos basados en tecnologías de lógicas programables (FPGAs). Estas arquitecturas permitirán el diseño mediante la concurrencia de hardware y software con soporte de sistema operativo de alto nivel para flexibilidad de la plataforma.
De esta manera, se desea obtener una metodología de diseño de arquitecturas de procesamiento adaptables a las características particulares de procesamiento y tiempo real que presentan cada aplicación específica.
Las arquitecturas se desarrollarán utilizando lenguajes de descripción de hardware (CHDL, Verilog HDL, System Verilog), ambientes de diseño concurrente (Qsys) y lógicas programables de alta capacidad (FPGAs).