Grupo/UCT: SITIC
Director: CAYSSIALS, Ricardo LuisCo-Director: DE PASQUALE, Lorenzo
Fecha de Inicio: 01/01/2020 Fecha de Finalización: 31/12/2022
Integrantes del Proyecto
INVESTIGADORES TESISTAS: Laiuppa Adrián Héctor; Amado Martín Hugo; Mosquera José Carlos; Iparraguirre Javier
Actualmente, los sistemas digitales son utilizados en un muy amplio rango de aplicaciones. La evolución tecnológica ha permitido el desarrollo de aplicaciones no factibles solo unos años atrás. Sin embargo, los requerimientos cada vez más exigentes impuestos por las aplicaciones y el mercado fuerzan el desarrollo de técnicas y metodologías de diseños flexibles, eficientes y con niveles elevados de abstracción para dominar las crecientes complejidades de las implementaciones. La industria del software ha revolucionado las técnicas de diseño introduciendo métodos Agile basados en el modelo de prototipado (prototype model) que flexibilizan la especificación, la verificación y la validación de las aplicaciones durante todo el ciclo de diseño y vida de la aplicación.
Es necesario entonces, desarrollar métodos el diseño, verificación, validación, actualización y mantenimiento armónico de hardware y software para la realización de sistemas flexibles y adaptables a las aplicaciones. En este contexto, el diseño concurrente (codiseño) de Hardware y Software (HW/SW Co-Design) propone una alternativa para abordar las nuevas exigencias con una mayor abstracción a la hora de determinar las funcionalidades delegadas en el software y aquellas delegadas al hardware de un sistema particular. Las modernas tecnologías de dispositivos lógicos configurables (FPGA) permiten aplicar técnicas de diseño flexibles que admiten re-diseños de hardware no disruptivos del proceso, admitiendo migraciones de funciones del software al hardware y viceversa, optimizando además aspectos no funcionales como por ejemplo, el consumo de energía.
Esta migración flexible entre la implementación de funciones del software y el hardware ha dado lugar a las actuales técnicas de diseño concurrente HW/SW desarrollados en proyectos anteriores y su continuación es motivación del objetivo propuesto para el presente proyecto. Sin embargo, la definición de las funcionalidades delegadas al sobre y las delegadas al hardware determinan las técnicas utilizadas en cada uno de estos dominios. Mientras que el desarrollo de hardware involucra señales, eventos, relojes, el desarrollo de software involucra variables, funciones, clases. Esta diferencia entre dominios dificulta la consideración holística de los diseños. En el proyecto anterior se propuso preliminarmente una plataforma para el diseño, verificación y validación de sistemas de HW/SW integradas con resultados alentadores para ser continuados en esta nueva etapa.
Por otro lado, las restricciones temporales que imponen las aplicaciones requieren la utilización de metodologías de tiempo real para garantizar su correcto funcionamiento. Técnicas y metodologías de codiseño HW/SW eficientes y modernas deben considerar las especificaciones temporales desde el comienzo del flujo de diseño para permitir procesos acordes a las aplicaciones actuales.
El objetivo del presente proyecto es el desarrollo de metodologías basadas en la utilización de técnicas de descripción de hardware, dispositivos lógicos configurables, soft-processors y técnicas de síntesis de alto nivel (HLS) para la especificación y diseño de arquitecturas adaptables a los requerimientos temporales de diferentes aplicaciones críticas y débilmente críticas, conservando la versatilidad de uso de las arquitecturas de propósito más general. Estas metodologías tendrán en cuenta patrones de especificación para el diseño y verificación de arquitecturas que, orientadas a dispositivos FPGA, presentan componentes de hardware y software fuertemente vinculados en forma holística. Este objetivo está en concordancia con las actividades de investigación y desarrollo realizada en el PID anterior y se puede considerar como su natural continuación.